蘋(píng)果首發(fā)臺(tái)積電3nm工藝，首發(fā)采用A17芯片

臺(tái)積電的每片晶圓銷售價(jià)格從10nm工藝節(jié)點(diǎn)開(kāi)始呈指數(shù)級(jí)增長(zhǎng)，其中3nm晶圓價(jià)格一片高達(dá)20000美元。

因此，今年只有蘋(píng)果公司使用了臺(tái)積電3nm工藝，首發(fā)采用臺(tái)積電3nm工藝的是蘋(píng)果A17仿生芯片，這顆芯片由iPhone 15 Pro首發(fā)。

據(jù)悉，臺(tái)積電3nm工藝包含很多個(gè)節(jié)點(diǎn)，比如N3B、N3E、N3P、N3X和N3S等等。

其中N3B工藝具有45nm的CGP，與N5相比縮小了0.88倍，這領(lǐng)先于Intel 4的50nm CGP、三星4LPP的54nm CGP和臺(tái)積電N5的51nm CGP。

對(duì)比N5，N3B同等功耗性能提升10-15%、同等性能功耗降低25-30%，邏輯密度提升70%，SRAM密度提升20%，模擬密度提升10%。

不過(guò)N3B的短板在于成本高、良率低，因此臺(tái)積電還開(kāi)發(fā)了N3E節(jié)點(diǎn)，后者良率高，成本相對(duì)要低一些，但是N3E的邏輯密度不如N3B，這意味著N3E的性能略低于N3B。

最重要的是，蘋(píng)果A17芯片將會(huì)使用上述兩種3nm工藝，前期A17基于臺(tái)積電N3B工藝制造，后期會(huì)切換到良率更高、成本更低的N3E。